반도체 소자의 제조방법

Method for manufacturing a semiconductor device

Abstract

본 발명은 고전압 트랜지스터와 저전압 트랜지스터가 하나의 칩 내에 구현된 반도체 소자의 제조공정시 반도체 소자의 소오스/드레인 영역 형성을 위한 마스크 공정 및 이온주입공정 수를 감소시킬 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로서, 이를 위해 본 발명에서는 고전압 트랜지스터가 형성될 제1 영역 및 저전압 트랜지스터가 형성될 제2 영역으로 정의된 반도체 기판을 제공하는 단계와, 상기 제1 영역의 상기 반도체 기판 상의 일부 영역에 제1 게이트 절연막을 형성하는 단계와, 상기 제1 및 제2 영역의 상기 반도체 기판 상에 제2 게이트 절연막을 형성하여, 상기 제1 영역에는 상기 제1 및 제2 게이트 절연막으로 이루어진 제3 게이트 절연막을 형성하는 단계와, 상기 제1 영역의 상기 제3 게이트 절연막 상에 제1 게이트 전극을 형성하고, 상기 제2 영역의 상기 제2 게이트 절연막 상에는 제2 게이트 전극을 형성하는 단계와, 상기 제2 게이트 절연막을 완충 산화막으로 이용한 소오스/드레인 이온주입공정을 실시하여 상기 제1 및 제2 게이트 전극의 양측으로 노출된 상기 반도체 기판에 각각 제1 및 제2 소오스/드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다. CMOS, 고전압 트랜지스터, 저전압 트랜지스터, 소오스/드레인 영역.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    KR-100943500-B1February 22, 2010주식회사 동부하이텍Method for simultaneously manufacturing semiconductor devices