제어 회로 및 제어 방법

Control circuit and control method

Abstract

캐쉬 메모리에 기억된 액세스될 확률이 낮은 데이터와 교체하여, 액세스될 확률이 보다 높은 데이터를 프리페치(prefetch)할 수 있도록 한다. 캐쉬 히트 판정부(2)는 연산 처리부(1)가 실행하는 연산 처리에서 사용되는 대상 데이터의 캐쉬 미스를 판정한 경우, 주기억부(7)로부터 대상 데이터를 페치한다. 또한, 무효 데이터 판정부(4)는 캐쉬 히트 판정부(2)가 캐쉬 히트를 판정한 경우에, 대상 데이터를 포함하는 캐쉬 라인과 전회의 연산 처리에서 사용된 데이터를 포함하는 캐쉬 라인이 동일한지를 판정한다. 그리고, 프리페치 제어부(5)는 무효 데이터 판정부(4)가 대상 데이터를 포함하는 캐쉬 라인과 전회의 연산 처리에서 사용된 데이터를 포함하는 캐쉬 라인이 상이하다고 판정한 경우에, 주기억부(7)에 기억된 데이터를 전회의 연산 처리에서 사용된 데이터를 포함하는 캐쉬 라인과 교체하여 프리페치한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (6)

    Publication numberPublication dateAssigneeTitle
    KR-100981884-B1September 14, 2010한국과학기술원An prefetched data management method data in a computer memory
    KR-101051504-B1July 22, 2011인하대학교 산학협력단저전력과 입출력 성능 향상을 위한 n-블록 선반입 기반의 하이브리드 하드디스크 입출력 시스템
    KR-101300657-B1August 27, 2013삼성전자주식회사Memory system having nonvolatile memory and buffer memory and data read method thereof
    US-9880940-B2January 30, 2018Samsung Electronics Co., Ltd.System-on-chip and method of operating the same
    WO-2009088194-A2July 16, 2009Korea Advanced Institute Of Science And TechnologyPrepaging data management method for a computer storage device
    WO-2009088194-A3September 03, 2009한국과학기술원Procédé de gestion de données de prépagination destiné à un dispositif de mémoire d'ordinateur