Method to reduce seedlayer topography in bicmos process

바이폴라 디바이스 내에 에피택셜 베이스층을 형성하는방법 및 구조물

Abstract

본 발명은 바이폴라 디바이스 내에 에피택셜 베이스층을 형성하는 방법에 관한 것이다. 이 방법은 활성 실리콘 영역(10)에 인접한 필드 격리 산화물 영역(12)을 갖는 구조물을 제공하는 단계와, 상기 필드 격리 산화물 영역(12) 위에 상부 실리콘층(14)과 하부 실리콘 질화물층(16)을 포함하는 실리콘 질화물/실리콘 스택(14, 16)을 형성하는 단계와, 상기 실리콘 질화물/실리콘 스택(14, 16)을 에칭하되, 상기 상부 실리콘층(14)은 측면 에칭하고 이와 동시에 상기 하부 실리콘 질화물층(16)을 에칭하여 계단형 시드층을 형성하는 상기 실리콘 질화물/실리콘 스택(14, 16) 에칭 단계와, 상기 계단형 시드층 및 활성 실리콘 영역 위에 Si/SiGe/Si 스택(20)을 성장시키는 단계를 포함한다.
A method for forming an epitaxial base layer in a bipolar device. The method comprises the steps of: providing a structure having a field isolation oxide region (12) adjacent to an active silicon region (10); forming a silicon nitride/silicon stack (14, 16) above the field isolation oxide region (12), wherein the silicon nitride/silicon stack (14, 16) includes a top layer of silicon (14) and a bottom layer of silicon nitride (16); performing an etch to the silicon nitride/silicon stack (14, 16) to form a stepped seed layer, wherein the top layer of silicon is etched laterally at the same time the bottom layer of silicon nitride is etched; and growing an Si/SiGe/Si stack (20) over the stepped seed layer and active region (10).

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle